摩尔定律放缓，芯片特征尺寸已接近物理极限，先进封装成为提升芯片性能，延续摩尔定律的重要途径。
摩尔定律放缓，芯片特征尺寸已接近物理极限，先进封装成为提升芯片性能，延续摩尔定律的重要途径。先进封装是指处于前沿的封装形式和技术，通过优化连接、在同一个封装内集成不同材料、线宽的半导体集成电路和器件等方式，提升集成电路的连接密度和集成度。目前，带有倒装芯片（FC）结构的封装、晶圆级封装（WLP）、系统级封装（SiP）、2.5D 封装、3D 封装等均被认为属于先进封装范畴。先进封装增速高于整体封装，2.5D/3D封装增速居先进封装之首。
根据 Yole，2021 年，先进封装市场规模约 375 亿美元，占整体封装市场规模的 44%，预计到 2027 年将提升至占比 53%，约 650 亿美元，CAGR21-27为 9.6%，高于整体封装市场规模 CAGR21-276.3%。先进封装中的2.5D/3D 封装多应用于(x)PU, ASIC, FPGA, 3D NAND, HBM, CIS 等，受数据中心、高性能计算、自动驾驶等应用的驱动，2.5D/3D 封装市场收入规模 CAGR21-27高达 14%，在先进封装多个细分领域中位列第一。
先进封装处于晶圆制造与封测制程中的交叉区域，涉及 IDM、晶圆代工、封测厂商，市场格局较为集中，前 6 大厂商份额合计超过80%。全球主要的 6 家厂商，包括 2 家 IDM 厂商(英特尔、三星)，一家代工厂商(台积电)，以及全球排名前三的封测厂商(日月光、Amkor、JCET)，合计处理了超过 80%的先进封装晶圆。
CoWoS（Chip On Wafer On Substrate）是台积电的一种 2.5D 先进封装技术，由 CoW 和 oS 组合而来，根据不同中介层（interposer）分为 CoWoS-S/R/L 三种类型。其中 CoWoS-S 最为经典应用最广，采用硅作为中介层。CoWoS-R 基于 InFO 技术，利用 RDL 中介层互连各chiplets。CoWoS-L 结合了 CoWoS-S 和 InFO 技术的优点，使用内插器与 LSI（本地硅互连）芯片进行芯片间互连，同时用于电源和信号传输的 RDL 层提供灵活集成。
超越摩尔（More than Moore，下文简称 MtM）提速，制造设备为关键。采用全新结构的 3D 集成是推动半导体行业发展的重要技术，诸如存储器、逻辑器件、传感器和处理器等不同类型的器件和软件的复杂集成，以及新材料和先进的芯片堆叠技术，都需要基于 3D 集成技术。
晶圆级封装键合技术为实现 3D 集成的有力抓手。3D 集成技术存在晶圆级对准精度、键合完整性、晶圆减薄与均匀性控制以及层内（层间）互联这 4 项挑战，随着摩尔定律逼近材料与器件的物理极限，源于微机电系统（Micro Electro Mechanical Systems，MEMS）制造技术的晶圆级封装键合技术逐渐进入集成电路制造领域，成为实现存储器、逻辑器件、射频器件等部件的三维堆叠同质/异质集成，进而提升器件性能和功能，降低系统功耗、尺寸与制造成本的重要技术途径。
